Komplexe Strukturen intelligent sichtbar machen Zukunftsfähige Mikrochipentwicklung

Moore’s law lebt weiter: Die Anzahl der Transistoren auf einem Mikrochip wächst kontinuierlich. Sie werden kompakter und leistungsfähiger. Wenn man Speicherchips nicht mehr in nanofeinen 2D-, sondern in räumlichen 3D-Strukturen analysieren möchte, dann stellt das besonders hohe Anforderungen an die Prozesskontrolle. Das betrifft sowohl die Fertigung von NAND-Gattern, wie sie in SSD-Festplatten zum Einsatz kommen, aber auch die Fertigung von Speicherchips mit DRAM-Technologie, die meist als Arbeitsspeicher genutzt werden. Damit wachsen auch die Herausforderungen an die Metrologie (Messtechnik) und die Validierung in den Prozessen der Halbleiterfertigung der ZEISS Semiconductor Manufacturing Technology (SMT).

Mit der Atlas 5 Plattform von ZEISS lassen sich die Kapazitäten der 3D Metrology and Inspection Workstation erweitern. Die marktführende Lösung für schnelle und präzise Tomographie beschleunigt die Erfassung, indem nur relevante Volumina abgetastet werden. In kürzester Zeit wird die erforderliche Informationsmenge durch große Mosaikkacheln dargestellt, bei gleichzeitiger Multichannel-Erfassung. Die modulare Architektur, das Scripting-Interface der Workflow-Engine und die skalierbare Hardware-Architektur machen eine individuelle Anpassung möglich. Die probenzentrierte, korrelative Umgebung sorgt für integrierte, technologieübergreifende Arbeitsabläufe.